TESTING METHOD AND TESTING CIRCUIT OF LOGIC CIRCUIT

Patent number:

JP9264929

Publication date:

1997-10-07

Inventor:

NISHIDA KOJI

Applicant:

NEC CORP

Classification:

- international:

G01R31/28

- european:


Application number: JP19960076091 19960329


Priority number(s):

Abstract of JP9264929

PROBLEM TO BE SOLVED. To enable the detection of short failures with reliability even when the voltage at a terminal becomes an intermediate voltage in the case of the short failure of a terminal in a testing circuit using a boundary scan cell

SOLUTION: When the voltage level of an outer terminal 7 is inputted to a capture register reg 2 via a comparator 6, the voltage level is not judged by the threshold level of the capture register reg 2. Instead, it is judged by the reference voltage Vref of the input end (-) of the comparator 6, and an intermediate voltage level which is uncertain to become either an H or L level is determined. Short failures can be thus detected with reliability.





(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-264929

(43)公開日 平成9年(1997)10月7日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G01R 31/28

G01R 31/28

M

D

審査請求 有 請求項の数6 OL (全 11 頁)

(21)出願番号

特顯平8-76091

(22)出願日

平成8年(1996)3月29日

(71) 出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 西田 浩二

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 論理回路のテスト方法およびそのテスト回路

(57)【要約】

【課題】バウンダリスキャン・セルを用いたテスト回路 において、端子の短絡故障時に、端子における電圧が中 間電圧となっても確度よく短絡故障を検出できるように する。

【解決手段】外部端子7の電圧レベルをコンパレータ6を介してキャプチャーレジスタreg2に入力させることにより、電圧レベルの判別を、キャプチャーレジスタreg2のスレッシュホールドレベルで判別させるのではなく、コンパレータ6の入力端(一)の基準電圧Vrefで判別させることで、Hレベル,Lレベルのどちらになるか分からない中間電圧レベルを特定することで、確度よく短絡故障を検出できる。



【特許請求の範囲】

【請求項1】 入力端子から供給されるデータを所定の 制御信号に応答して選択的に出力させ、この選択データ を従属接続された第1のレジスタに第1のクロックに同 期させて順次に直列データとして入力させかつ順次に読 み出させるとともに、この読み出されたデータをさらに 従属接続された第2のレジスタに第2のクロックに同期 させて順次に入力させ、かつ順次に読み出して外部端子 へ出力させるとともに、このデータを、あらかじめ基準 電圧生成手段で生成した故障検出用の基準電圧を用いて 前記外部端子の電位が中間レベルであれば期待レベルに 対して反対の電圧レベルを出力するようにコンパレータ でレベル判定させ、その判定出力データを前記セレクタ で選択させて再び前記第1のレジスタに順次に入力さ せ、その出力を次段のテスト回路に取り込んで、前記期 待レベルと異る電圧レベルを検出して前記外部端子の短 絡故障を判定するようにしたことを特徴とする論理回路 のテスト方法。

【請求項2】 入力端子から供給されるデータを所定の 制御信号に応答して選択的に出力する第1のセレクタ と、このセレクタ出力の選択データを第1のクロックに 同期させて順次に直列データとして入力する従属接続さ れた第1のレジスタと、このレジスタの出力データを次 段のテスト回路に取り込む出力端子と、前記第1のレジ スタの出力データを第2のクロックに同期させて順次に 直列データとして入力する従属接続された第2のレジス 夕と、この第2のレジスタから順次に読み出された出力 データを外部端子にに出力するバッファと、このバッフ アから出力された出力データを外部に出力する外部端子 と、この外部端子における短絡故障検出用の基準電圧を 生成する基準電圧生成手段と、この基準電圧生成手段か ら供給される前記基準電圧を用いて、前記外部端子の電 位を判定し中間レベルであれば期待レベルに対して反対 の電圧レベルを前記セレクタに出力するコンパレータと を備え、前記外部端子が中間レベルのときには前記コン パレータから出力される前記期待レベルに対して反対の 電圧レベルを前記セレクタおよび前記第1のレジスタを 介して次段のテスト回路に取り込み、前記期待レベルと 異る電圧レベルを検出して前記外部端子の短絡故障を判 定することを特徴とする論理回路のテスト回路。

【請求項3】 前記基準電圧生成手段は、第2のセレクタを備え、その第1の入力端には前記出力端子に出力されるハイレベルの電圧がロウレベルに短絡されて中間レベルになったときにこの中間レベルをロウレベルと判定するための第1の基準電圧が供給され、その第2の入力端には前記出力端子に出力されるロウレベルの電圧がハイレベル側に短絡されて中間レベルになったときにこの中間レベルをハイレベルと判定するための第2の基準電圧が供給され、その選択出力端が前記コンパレータの基準電圧入力端に接続されるように構成される請求項2記

載の論理回路のテスト回路。

【請求項4】 前記基準電圧生成手段は、D/Aコンバータを備え、その複数の入力端にはハイレベルまたはロウレベルのデジタル信号がそれぞれ供給され、これらの信号の組み合せで決る所定の前記基準電圧が出力される出力端が前記コンパレータの基準電圧入力端に接続され、前記基準電圧は前記外部端子に出力されるロウレベルの電圧がハイレベル側に短絡されて中間レベルになったときにこの中間レベルをハイレベルと判定するためで、ルの電圧として生成され、前記外部端子に出力されるハイレベルの電圧がロウレベル側に短絡されて中間レベルになったときにこの中間レベルをロウレベルと判定するための基準電圧が前記信号の他の組み合せで所定の異なるロウレベルの電圧として生成されるように構成される請求項2記載の論理回路のテスト回路。

【請求項5】 前記第1のセレクタと第1のレジスタと前記出力端子と前記第2のレジスタと前記バッファと前記外部端子と前記コンパレータとを含む前記テスト回路を複数組および前記第2のセレクタを1個備え、前記第2のセレクタの出力端を前記複数のコンパレータの前記基準電圧入力端に共通接続してなる請求項2記載の論理回路のテスト回路。

【請求項6】 前記第1のセレクタと第1のレジスタと前記出力端子と前記第2のレジスタと前記バッファと前記外部端子と前記コンパレータとを含む前記テスト回路を複数組および前記D/Aコンバータを1個備え、前記D/Aコンバータの出力端を前記複数のコンパレータの前記基準電圧入力端に共通接続してなる請求項2記載の論理回路のテスト回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、論理回路のテスト方法およびそのテスト回路に係わり、特に半導体装置の隣接する端子が短絡して電気的動作が不具合となる故障を検出するための論理回路のテスト方法およびそのテスト回路に関する。

[0002]

【従来の技術】半導体装置および半導体装置を搭載した回路基板の内部回路の故障発見の手法の一例にパウンダリスキャン・テストがある。このパウンダリスキャン・テストの一例が日経エレクトロニクス,1994年9月5日号の90頁に記載されている。同誌所載のパウンダリスキャン対応のLSIの構成図を示した図6を参照すると、パウンダリスキャン対応のLSI81は、このテスト専用の端子として少なくとも4つの端子が用意される。すなわち、TDI(Test DataIn)端子とTDO(Test Data Out)端子とTMS(TestMode Select)端子とTCK(Test Clock)端子である。

【0003】さらに内部にはTAP(Test Access Port)コントローラ85と、LSI81の各端子と内部の通常動作の内部回路83の間にバウンダリスキャン・セル82と、バイパスレジスタ84と、マルチプレクサを配置する(ここでは不図示)。テスト時にはバウンダリスキャン・セル82を数珠つなぎにする。このバウンダリスキャン・セル82をTAPコントローラ85と命令レジスタ86とで制御し、LSI81の通常動作とは無関係にLSI81内外に信号を入出力できる。

【0004】例えば、TDI端子からシリアルにデータを入力し、出力側バウンダリスキャン・セル82にデータを設定し、これらのバウンダリスキャン・セル82から各端子にパラレルに出力する。各端子に出力されたデータを入力側の各バウンダリスキャン・セル82にパラレルに取り込み、これらの取り込んだデータをTDO端子からシリアルに読み出すことができる。

【0005】上述したバウンダリスキャンを用いたLSIのテスト回路の一例を示した図7(a)を参照すると、入力データが入力端子SI1から入力端1に入力され端子7からバウンダリスキャンの出力データ103が入力端0に入力されこれらのデータのいずれかを制御信号LDに応答して次段へ出力するセレクタMUX1と、このセレクタMUX1から出力される出力データ101をクロックCK1に応答して保持するキャプチャーレジスタreg2(前述したバウンダリスキャン・セルに相当する)と、このキャプチャーレジスタreg2から出力端子SO1に出力されるデータをクロックCK2に応答して保持するアップデートレジスタreg3から出力される出力データ102を端子7に出力データ103として出力するバッファBuf1とで構成される。

【0006】このテスト回路は例えばテストが必要な所定の端子ごとに用意され、一方の出力端子S01を他方の入力端子SI1に接続することによって数珠つなぎにして図6に示したようなバウンダリスキャンパスを構成する。

【0007】図7 (a) とこのバウンダリスキャンの動作を説明するためのタイミングチャートを示した図8

(a) および図8 (b) とを併せて参照すると、入力データSI1がHレベルのとき、端子7が短絡故障を起こしていない場合は、セレクタMUX1の制御信号LDをタイミングt4でHレベルに設定し、入力されたHレベルをクロックCK1 (図8 (a) のA点のタイミング)でキャプチャーレジスタreg2が保持し、出力端子SO1からHレベルを出力する。

【0008】次に、セレクタMUX1の制御信号LDを Lレベルに設定し、クロックCK2(図8(a)のB点 のタイミング)でアップデートレジスタreg3がHレ ベル保持しその出力データ102をバッファBuf4を 介して端子7に出力する。このときセレクタMUX1の制御信号LDがLレベルに設定してあるので、端子7でのHレベルをクロックCK1(図8(a)のC点のタイミング)でキャプチャーレジスタreg2が保持し、出力端子SO1からHレベルを出力する(一点鎖線で示す部分)。すなわち回路が正常であれば出力端子SO1から出力されるデータはA点以降はHレベルとなる。

【0009】上述した状態で、端子7が短絡故障をしている場合、出力端子SO1の出力状態は2通りある。第1は、端子7がLレベル側に短絡故障している場合であり、クロックCK2(図8(a)のB点のタイミング)で、端子7にてアップデートレジスタreg3の出力(Hレベル)と短絡しているLレベルがぶつかり、Lレベルとなる。このLレベルをクロックCK1(図8(a)のC点のタイミング)でキャプチャーレジスタreg2が保持し出力端子SO1からLレベルを出力する(実線で示す部分)。

【0010】第2は、端子7がHレベル側と短絡故障している場合であり、クロックCK2(図8(a)のB点のタイミング)で、端子7での電圧レベルがHレベルとなり、短絡故障を起こしていない正常な場合と同じ動作をするので、短絡故障は検出できない。

【0011】入力端子SI1にLレベルのデータを入力したとき、端子7が短絡故障を起こしていない場合は、図8(b)に示すように、セレクタMUX1の制御信号LDをt5のタイミングでHレベルに設定し、入力されたLレベルをクロックCK1(図8(b)のA点のタイミング)でキャプチャーレジスタreg2が保持し、出力端子SO1からLレベルが出力される。次にB点のタイミングでセレクタMUX1の制御信号LDをLレベルに設定し、このLレベルをクロックCK2(図8(b)のB点のタイミング)でアップデートレジスタreg3が保持し、その出力信号102をバッファBuf4を介して端子7に出力する。

【0012】このときセレクタMUX1の制御信号LDはLレベルに設定してあるので、端子7に出力されたLレベルをクロックCK1(図8(b)のC点のタイミング)でキャプチャーレジスタreg2が保持し、出力端子SO1からLレベルを出力する(一点鎖線部)。

【0013】上述の状態で、端子7が短絡故障をしている場合も、出力端子SO1の出力状態は2通りある。第1は、端子7がHレベル側と短絡故障している場合は、クロックCK2(図8(b)のB点のタイミング)で、端子7にてアップデートレジスタreg3の出力(Lレベル)と短絡しているHレベルがぶつかり、その電位はHレベルとなる。このHレベルをクロックCK1(図8(b)のC点のタイミング)でキャプチャーレジスタreg2が保持し出力端子SO1からHレベルを出力する(実線部分)。

【0014】第2は、端子7がLレベル側と短絡故障し

ている場合であり、クロックCK2(図8(b)のB点のタイミング)で、端子7での電圧レベルがLレベルとなり、短絡故障を起こしていない場合と同じ動作をするので、この場合は短絡故障は検出できない。

【0015】上述したように入力端子SI1にHレベルおよびLレベルをそれぞれ入力して2回テストすることによって全ての短絡故障を検出することが出来る。

[0016]

【発明が解決しようとする課題】上述した従来のテスト回路では、端子7が短絡故障をしているときに、端子7から入力電圧セレクタMUXを介してキャプチャーレジスタreg2に入力されてくる電圧レベルをキャプチャージスタreg2のスレッシュホールドレベルによって判別することが問題となる。

【0017】キャプチャレジスタ2およびアップデートレジスタ3のレジスタのスレッシュホールドレベルのVTNおよびVTPなどによるばらつきを説明するための波形図を示した図7(b)を参照すると、上述したレジスタのスレッシュホールドレベルは、レジスタがCMOSトランジスタで構成されている場合、Nチャネル型MOSトランジスタのスレシュホールドレベルVTNおよびPチャネル型MOSトランジスタのスレシュホールドレベルVTNおよびVTPなどの条件により図T(b)に示す波形T10、T1 およびT1 2 のようなばらつきがある。

【0018】例えば、入力データのレベルがスレシュホールドレベル V_{TN} が V_{in1} 以下の場合は出力レベル V_{tn} outはLレベルを出力し、スレシュホールドレベル V_{tn} outはHレベルを出力する。スレシュホールドレベルが V_{in1} 以上で V_{in3} 以下の場合は、出力レベルが V_{in1} 以上で V_{in3} 以下の場合は、ばらつきの範囲を示し、波形 111 および 112 を出力するトランジスタにとってはまだ V_{in4} によっている。

【0019】また、他の出力端子と短絡故障をしている時は、それぞれの電流のドライブ能力によって、端子での電圧レベルが中間レベルとなることがある。

【0020】このような中間レベルとなった時に、トランジスタの製造上のばらつきによってはHレベルおよび Lレベルの判別が異なることがあり、短絡故障を検出できないという問題点があった。

[0021]

【課題を解決するための手段】本発明の論理回路のテスト方法の特徴は、入力端子から供給されるデータを所定の制御信号に応答して選択的に出力させ、この選択データを従属接続された第1のレジスタに第1のクロックに同期させて順次に直列データとして入力させかつ順次に読み出させるとともに、この読み出されたデータをさらに従属接続された第2のレジスタに第2のクロックに同期させて順次に入力させ、かつ順次に読み出して外部端

子へ出力させるとともに、このデータを、あらかじめ基準電圧生成手段で生成した故障検出用の基準電圧を用いて前記外部端子の電位が中間レベルであれば期待レベルに対して反対の電圧レベルを出力するようにコンパレータでレベル判定させ、その判定出力データを前記セレクタで選択させて再び前記第1のレジスタに順次に入力させ、その出力を次段のテスト回路に取り込んで、前記期待レベルと異る電圧レベルを検出して前記外部端子の短絡故障を判定するようにしたことにある。

【0022】本発明の論理回路のテスト回路の特徴は、 入力端子から供給されるデータを所定の制御信号に応答 して選択的に出力する第1のセレクタと、このセレクタ 出力の選択データを第1のクロックに同期させて順次に 直列データとして入力する従属接続された第1のレジス タと、このレジスタの出力データを次段のテスト回路に 取り込む出力端子と、前記第1のレジスタの出力データ を第2のクロックに同期させて順次に直列データとして 入力する従属接続された第2のレジスタと、この第2の レジスタから順次に読み出された出力データを外部端子 にに出力するバッファと、このバッファから出力された 出力データを外部に出力する外部端子と、この外部端子 における短絡故障検出用の基準電圧を生成する基準電圧 生成手段と、この基準電圧生成手段から供給される前記 基準電圧を用いて、前記外部端子の電位を判定し中間レ ベルであれば期待レベルに対して反対の電圧レベルを前 記セレクタに出力するコンパレータとを備え、前記外部 端子が中間レベルのときには前記コンパレータから出力 される前記期待レベルに対して反対の電圧レベルを前記 セレクタおよび前記第1のレジスタを介して次段のテス ト同路に取り込み、前記期待レベルと異る電圧レベルを 検出して前記外部端子の短絡故障を判定することにあ る。

【0023】また、前記基準電圧生成手段は、第2のセレクタを備え、その第1の入力端には前記出力端子に出力されるハイレベルの電圧がロウレベルに短絡されて中間レベルになったときにこの中間レベルをロウレベルと判定するための第1の基準電圧が供給され、その第2の入力端には前記出力端子に出力されるロウレベルの電圧がハイレベル側に短絡されて中間レベルになったときにこの中間レベルをハイレベルと判定するための第2の基準電圧が供給され、その選択出力端が前記コンパレータの基準電圧入力端に接続されるように構成される。

【0024】さらに、前記基準電圧生成手段は、D/Aコンバータを備え、その複数の入力端にはハイレベルまたはロウレベルのデジタル信号がそれぞれ供給され、これらの信号の組み合せで決る所定の前記基準電圧が出力される出力端が前記コンパレータの基準電圧入力端に接続され、前記基準電圧は前記外部端子に出力されるロウレベルの電圧がハイレベル側に短絡されて中間レベルになったときにこの中間レベルをハイレベルと判定するた

めの基準電圧が前記信号の組み合せで所定の異なるハイレベルの電圧として生成され、前記外部端子に出力されるハイレベルの電圧がロウレベル側に短絡されて中間レベルになったときにこの中間レベルをロウレベルと判定するための基準電圧が前記信号の他の組み合せで所定の異なるロウレベルの電圧として生成されるように構成される。

【0025】さらにまた、前記第1のセレクタと第1のレジスタと前記出力端子と前記第2のレジスタと前記パッファと前記外部端子と前記コンパレータとを含む前記テスト回路を複数組および前記第2のセレクタを1個備え、前記第2のセレクタの出力端を前記複数のコンパレータの前記基準電圧入力端に共通接続される。

【0026】また、前記第1のセレクタと第1のレジスタと前記出力端子と前記第2のレジスタと前記パッファと前記外部端子と前記コンパレータとを含む前記テスト回路を複数組および前記D/Aコンバータを1個備え、前記D/Aコンバータの出力端を前記複数のコンパレータの前記基準電圧入力端に共通接続される。

[0027]

【発明の実施の形態】次に本発明の実施の形態について 図面を参照しながら説明する。

【0028】図1は本発明の一実施の形態におけるテス ト回路の回路構成図である。図1を参照すると、外部か らの入力データがバッファ (図示せず) を介して入力さ れる端子SI1と、テスト時に動作するバウンダリスキ ャンの出力データを次段のテスト回路(図示せず)に出 力する出力端子SO1と、テスト時に動作するバウンダ リスキャンの出力データまたは内部回路からの信号を出 力する外部端子7と、入力端1および0を備えこの入力 端1に入力端子SI1から入力データが入力されかつ入 力端0に外部端子7からバウンダリスキャンの出力デー タ103が入力されこれらのデータのいずれかを制御信 号LDに応答して選択し次段へ出力するセレクタMUX 1と、このセレクタMUX 1から出力される出力データ 101をクロックCK1に応答して保持するキャプチャ ーレジスタreg2と、このキャプチャーレジスタre g2から端子SO1に出力されるデータをクロックCK 2に応答して保持するアップデートレジスタreg3 と、このアップデートレジスタreg3から出力される 出力データ102を外部端子7に出力データ103とし て出力するバッファBuf1と、基準電圧Vref1を 入力端0に基準電圧Vref2を入力端1にそれぞれ入 力し制御信号sel1に応答して基準電圧Vref1ま たは基準電圧 Vref 2 のいずれかを選択して出力する セレクタMUX5と、このセレクタMUXA6で選択さ れた基準電圧Vrefを入力端(-)に、バッファ4の 出力データを入力端 (+) にそれぞれ入力するコンパレ 一夕cmp6とから構成される。

【0029】なお、ここでは説明を容易にするために外

部端子 1 個に対応するテスト回路を示してあるが、複数の外部端子に対応するパウンダリスキャンパスを構成するときは、一方の出力端子SO1を他方の入力端子SI1に接続して数珠つなぎにしてスキャンパスを構成する。

【0030】上述した構成からなる本発明の第1の実施の形態のテスト回路の動作について説明する。図1とその動作説明用タイミングチャートを示した図2(a)および図2(b)とを併せて参照すると、まず、入力SI1にHレベルを入力したとき、短絡故障を起こしていない場合について説明する。セレクタMUXA5の制御信号sel1をHレベルにして基準電圧Vref2(電源電圧の90%くらい)を選択し、コンパレータcmp6の入力端(-)に入力する。

【0031】次に、セレクタMUX1の制御信号LDをHレベルに設定し、入力端子SI1から入力されたHレベルデータをクロックCK1(図2(a)のA点のタイミング)でキャプチャーレジスタreg2が保持するとともに、この保持されたデータは同時に出力端子SO1からHレベルで出力される。

【0032】次に、セレクタMUX1の制御信号LDをLレベルに設定し、クロックCK2(図2(a)のB点のタイミング)でアップデートレジスタreg3がキャプチャーレジスタreg2から出力されたHレベルを保持するとともにバッファBuf4を介して外部端子7に出力する。外部端子7の電圧レベルがコンパレータcmp6の入力端(+)に入力され、先に選択的に設定された入力端(-)の基準電圧Vref2よりも高い電圧であればHレベルと判別されて出力される。セレクタMUX1の制御信号LDがLレベルに設定してあるので、その選択出力データ101はコンパレータcmp6の出力(Hレベル)となり、このデータをクロックCK1(図2(a)のC点のタイミング)でキャプチャーレジスタreg2が保持し、端子SO1からHレベルを出力する(一点鎖線部分)。

【0033】上述した状態で外部端子7がLレベル側と短絡故障を起こしている場合は、図2(b)を参照すると、クロックCK2(図2(b)のB点のタイミング)で、外部端子7において、アップデートレジスタreg2の出力(Hレベル)と故障で短絡しているLレベルとがぶつかって、外部端子7の電位が中間電圧レベルとなっても、コンパレータcmp6の基準電圧Vref2によりLレベルと判別され、クロックCK1(図2(b)のC点のタイミング)でキャプチャーレジスタreg2に保持され端子SO1からLレベルが出力される(実線部分)。

【0034】端子SI1にLレベルを入力したとき、外部端子7が短絡故障を起こしていない場合は、図2

(b) を参照すると、セレクタMUXA5の制御信号sel1をLレベルにしてVref1(電源電圧の10%

くらい)を選択しコンパレータcmp6の入力端 (-) に入力する。

【0035】セレクタMUX1の制御信号LDをHレベルに設定し、SI1から入力されたLレベルをクロック CK1 (図2 (b) のA点のタイミング) でキャプチャーレジスタ2が保持し、かつ端子SO1からLレベルが出力される。

【0036】次にセレクタMUX1の制御信号LDをL レベルに設定し、クロックCK2 (図2 (b) のB点の タイミング) でアップデートレジスタreg3がキャブ チャーレジスタ2から出力されたLレベルを保持しバッ ファBuf4を介して外部端子7に出力する。外部端子 7の電圧レベルがコンパレータcmp6に入力され、基 準電圧Vref 1 により Lレベルに判別され出力され る。このときセレクタMUX1の制御信号LDがLレベ ルに設定してあるので、コンパレータcmp6の出力 (Lレベル)をクロックCK1(図2(b)のC点のタ イミング)でキャプチャーレジスタreg2が保持し、 端子SO1からLレベルを出力する(一点鎖線部分)。 【0037】上述の状態で外部端子7がHレベル側と短 絡故障を起こしている場合は、図2(b)を参照する と、クロック C K 2 (図2 (b) の B 点のタイミング) で、外部端子7にてアップデートレジスタreg3の出 カ(Lレベル)と短絡しているHレベルとがぶつかっ て、外部端子7の電位が中間電圧レベルとなっても、コ ンパレータcmp6の基準電圧Vref1によりHレベ ルと判別される。このHレベルがクロックCK1(図2 (b) のC点のタイミング) でキャプチャーレジスタ r eg2に保持され、端子SO1からHレベルが出力され る (実線部分)。

別出来る電圧レベル (例えば電源電圧の約10%) に設 定し、また基準電圧Vref2をHレベルと中間レベル を明確に判別出来る電圧レベル (例えば電源電圧の約1 0%) に設定することで、短絡故障を全て検出できる。 【0039】また、全ての端子にテスト回路が入ってい る場合、基準電圧レベルVrefを変えて複数回テスト し中間電圧レベルを細かく分け、端子における電圧レベ ルが同レベルのものを特定すると、複数の端子が短絡故 障をしていたり、短絡故障が複数ある場合、短絡故障し ている端子どうしは電圧レベルが同じなので、どの端子 とどの端子が短絡しているかを検出することができる。 【0040】次に本発明の第2の実施の形態をブロック 図で示した図3を参照すると、第1の実施の形態との相 違点は、第1の実施の形態におけるセレクタMUXA5 に変えて、コンパレータcmp6の基準電圧Vrefを nビットのデジタル信号Dnを入力とするD/Aコンバ 一夕8で生成するようにしたことである。それ以外の構

成要素は同一であるからここでの構成の説明は省略す

【0038】上述したように、コンパレータcmp6の

基準電圧Vref1をLレベルと中間レベルを明確に判

る。

【0041】図3と再び図2(a)および図2(b)とを併せて参照すると、まず、入力SI1にHレベルを入力したとき、短絡故障を起こしていない場合は、D/Aコンバータ8の制御信号D1、D2、~Dnに与えるデジタル信号の組み合せにより、例えばDn=D4とすると、D1~D4がすべてHレベルのときに基準電圧Vref104のレベルが電源電圧の90%くらいになるように設定し、D1~D4がすべてLレベルのときに基準電圧Vref104のレベルが電源電圧010%くらいにるように設定する。つまり電源電圧10%~90%の間を16等分に分割された電圧レベルが出力電圧104としてコンパレータcmp6の入力端(-)に入力されることにより、任意の中間レベルをHレベルまたはLレベルのいずれかに設定してコンパレータcmp6から出力することができる。

【0042】例えば、ここではD1を最下位ビットとしてD1=Lレベル、D2=D3=D4=Hレベルに設定したときD/Aコンバータ8の出力レベル104が電源電圧の約79.4%のレベルになるものとする。

【0043】次に、セレクタMUX1の制御信号LDが Hレベルのとき、端子SI1から入力されたHレベルデータをクロックCK1(図2(a)のA点のタイミング)でキャプチャーレジスタreg2が保持するとともに、この保持されたデータは同時に端子SO1からHレベルで出力される。

【0044】次に、セレクタMUX1の制御信号LDが Lレベルになると、クロックCK2(図2(a)のB点 のタイミング) でアップデートレジスタreg3がキャ プチャーレジスタreg2から出力されたHレベルを保 持するとともにバッファBuf4を介して外部端子7に 出力する。外部端子7の電圧レベルがコンパレータ c m p6の入力端(+)に入力され、先に設定された入力端 (-) の基準電圧Vrefが電源電圧の約79.4%で あるからこの電圧と比較してそれよりも十分に高いレベ ルであるからHレベルと判別されてコンパレータcmp 6から出力データ105がMUX1の入力端0に出力さ れる。セレクタMUX1の制御信号LDがLレベルにな っているので、その選択出力データ101はコンパレー 夕cmp6の出力Hレベルとなり、このHレベルデータ をクロックCK1(図2(a)のC点のタイミング)で キャプチャーレジスタreg2が保持し、端子S01か らHレベルを出力する (一点鎖線部分)。

【0045】上述した状態で外部端子7がLレベル側と 短絡故障を起こしている場合は、外部端子7において、 アップデートレジスタreg3の出力 (Hレベル) と故 障で短絡しているLレベルとがぶつかって、外部端子7の電位が中間電圧レベルとなっても、クロックCK2

(図2 (b) のB点のタイミング)で、コンパレータ c m p 6 の入力端 (-) の基準電圧 V r e f がこの場合は

D1 = Lレベル、D2 = D3 = D4 = Hレベルにして電源電圧の約79.4%に設定されている。この電圧と比較してそれよりも低い中間レベルであるからLレベルと判別されてコンパレータcmp6から出力データ105がMUX1の入力端0に出力される。

【0046】このLレベルはクロックCK1(図2

(b) のC点のタイミング)でキャプチャーレジスタr e g 2 に保持され端子SO1からLレベルが出力される(実線部分)が、このLレベルは期待レベルのHレベルではないから直に故障と判断される。

【0047】端子SI1にLレベルを入力したとき、外部端子7が短絡故障を起こしていない場合は、D/Aコンパレータ6の入力を例えばD1=D2=D4=Lレベル、D3=Hレベルにして電源電圧の20.6%位を選択しコンパレータcmp6の入力端(-)に入力する。

【0048】セレクタMUX1の制御信号LDをHレベルに設定し、SI1から入力されたLレベルをクロック CK1(図2(b)のA点のタイミング)でキャプチャーレジスタ2が保持し、かつ端子SO1からLレベルが出力される。

【0049】次にセレクタMUX1の制御信号LDをLレベルに変化させ、クロックCK2(図2(b)のB点のタイミング)でアップデートレジスタreg3がキャプチャーレジスタ2から出力されたLレベルを保持しバッファBuf4を介して外部端子7に出力する。外部端子7の電圧レベルがコンパレータcmp6に入力され、基準電圧Vref、この場合は先に設定したように電源電圧の20.6%くらいであるから、正常動作時の外部端子7のLレベルはこの基準電圧よりも十分に低く、Lレベルに判別され出力される。

【0050】このときセレクタMUX1の制御信号LDがLレベルに設定してあるので、コンパレータ cmp6の出力(Lレベル)をクロックCK1(図2(b)のC点のタイミング)でキャプチャーレジスタreg2が保持し、端子SO1からLレベルを出力する(一点鎖線部分)。

【0051】上述の状態で外部端子7がHレベル側と短絡故障を起こしている場合は、クロックCK2(図2

(b) のB点のタイミング)で、外部端子7にてアップデートレジスタreg3の出力(Lレベル)と短絡しているHレベルとがぶつかって、外部端子7の電位が中間電圧レベルとなっても、コンパレータcmp6の基準電圧Vrefが電源電圧の約10%位いに設定されているからから中間レベルはすべてHレベルと判別される。このHレベルがクロックCK1(図2(b)のC点のタイミング)でキャプチャーレジスタreg2に保持され、端子SO1からHレベルが出力される(実線部分)ので、期待レベルのLレベルではないから直に故障と判定される。

【0052】上述したように、基準電圧生成手段として

D/Aコンパータ8を用い、コンパレータcmp6の基準電圧VrefをHレベル側に設定しているときはLレベルと中間レベルを明確にLレベルと判別出来る電圧レベルになるように適宜制御端子D1~Dnのデジタル値の組み合せを設定し、またLレベル側に短絡しているときはHレベルと中間レベルを明確にHレベルと判別出来る電圧レベルに設定することで、短絡故障を全て検出できる。本実施の形態の場合は基準電圧生成手段としてD/Aコンパータを用いるので制御信号のデジタル信号を組み合せることにより任意の基準電圧を生成して判定レベルを調整することが出来る。

【0053】次に本発明の第3の実施の形態のブロック図を示した図4を参照すると、第1の実施の形態との相違点は、第1の実施の形態のブロック構成を任意の数だけ備え、それぞれのコンパレータcmp51、52、~5 nのそれぞの入力端(-)をセレクタMUXA6の出力端に共通接続したことである。つまり複数組のバウンダリスキャンパスを用いたテスト回路に対し基準電圧Vrefを供給するセレクタはMUXA6の1個だけである。それ以外の構成要素はそれぞれ同一であり、符号のSI1とSI2~SIn、SO1とSO2~SOn、MUX1とMUX11~MUX1nと、reg2とreg21~reg2nと、reg3とreg31~reg3 nと、バッファ4とバッファ41~4nと、コンパレータ5とコンパレータ51~5nと、外部端子71~外部端子7nとがそれぞれ対応する。

【0054】これらの構成により、複数の外部端子をテストするときに、前段の出力端子SOmを次段の入力端子SIm+1に接続しこれを順次繰り返して数珠つなぎとしバウンダリスキャンパスを構成し、このときの基準電圧を供給する例を示している。つまり、複数のコンパレータの基準電圧入力を1つのセレクタで制御できる。 【0055】次に本発明の第4の実施の形態のブロック

図を示した図5を参照すると、第2の実施の形態との相違点は、第2の実施の形態のブロック構成を任意の数だけ備え、それぞれのコンパレータ c m p 5 1、5 2、~5 nのそれぞの入力端 (-) を D / A コンパータ 8 の出力端に共通接続したことである。つまり複数組のバウンダリスキャンパスを用いたテスト回路に対し基準電圧 V r e f を供給する D / A コンバータは D / A コンバータ 8 の 1 個だけである。それ以外の構成要素はそれぞれ同一であり、符号の S I 1 と S I 2 ~ S I n、 S O 1 と S O 2 ~ S O n、 M U X 1 と M U X 1 1 ~ M U X 1 n と、r e g 2 と r e g 2 1 ~ r e g 2 n と、r e g 3 1 ~ r e g 3 n と、バッファ4とバッファ41 ~ 4 n と、コンパレータ 5 とコンパレータ 5 1 ~ 5 n と、外部端子 7 1 と外部端子 7 n とがそれぞれ対応する。

【0056】これらの構成により、第3の実施の形態同様、順次繰り返して数珠つなぎとしバウンダリスキャン

・パスを構成し、このときの基準電圧を供給する例を示している。つまり、複数のコンパレータの基準電圧入力に、同一のnビットのデジタル信号Dnを入力とするD/Aコンバータで制御された基準電圧を入力することにより、複数のコンパレータの基準電圧入力を1つのD/Aコンバータで制御できる。

[0057]

【発明の効果】以上説明したように、本発明のテスト回 路は、入力端子から供給されるデータを所定の制御信号 に応答して選択的に出力する第1のセレクタと、このセ レクタ出力の選択データを第1のクロックに同期させて 順次に直列データとして入力する従属接続された第1の レジスタと、このレジスタの出力データを次段のテスト 回路に取り込む出力端子と、第1のレジスタの出力デー タを第2のクロックに同期させて順次に直列データとし て入力する従属接続された第2のレジスタと、この第2 のレジスタから順次に読み出された出力データを外部端 子にに出力するバッファと、このバッファから出力され た出力データを外部に出力する外部端子と、この外部端 子における短絡故障検出用の基準電圧を生成する基準電 圧生成手段と、この基準電圧生成手段から供給される基 準電圧を用いて、外部端子の電位を判定し中間レベルで あれば期待レベルに対して反対の電圧レベルをセレクタ に出力するコンパレータとを備えるので、外部端子が中 間レベルのときにはコンパレータから出力される期待レ ベルに対して反対の電圧レベルをセレクタおよび第1の レジスタを介して次段のテスト回路に取り込み、期待レ ベルと異る電圧レベルを検出して外部端子の短絡故障を 判定することが出来、したがって、故障検出の確度が高 いテストによって信頼性の高い半導体装置を提供するこ とが出来る。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示すテスト回路の 回路図である。

【図2】(a)図1の入力信号SI1をHレベルにしたときのタイミングチャートである。

(b)図1の入力信号SI1をLレベルにしたときのタイミングチャートである。

【図3】本発明の第2の実施の形態を示すテスト回路の

回路図である。

【図4】本発明の第3の実施の形態を示すテスト回路の 回路図である。

【図5】本発明の第4の実施の形態を示すテスト回路の回路図である。

【図6】バウンダリスキャンパスの一般的な構成図である。

【図7】(a)バウンダリスキャン・パスを用いたテスト回路の一例を示すブロック図である。

(b) バウンダリスキャン・パスを用いたテスト回路のレジスタのスレッシュホールドレベルの V_{TN} , V_{TP} などによるばらつきを示す波形図である。

【図8】(a)図7(a)のテスト回路の入力信号SI1をHレベルにしたときのタイミングチャートである。

(b) 図7 (a) のテスト回路の入力信号SI1をLレベルにしたときのタイミングチャートである。

【符号の説明】

1,11~1n 入力電圧セレクタMUX

2,21~2n キャプチャーレジスタreg

3,31~3n アップデートレジスタreg

4,41~4n バアッファBuf

5,51~5n
基準電圧セレクタMUXA

6,61~6n コンパレータcmp

7,71~7n 端子

8 D/Aコンバータ (nピット) D/A

CK1 クロック1

CK2 クロック2

D1~Dn D/A制御信号

LD 入力電圧セレクタMUXのセレクト信号

SI1~SIn テスト回路入力信号

SO1~SOn 短絡判別出力回路


sell基準電圧セレクタMUXAのセレクト信号Vrefl, VreflセレクタMUXAに供給される基準電圧


VTH スレッシュホールドレベル

Vin1 Lレベル判別領域


Vin2 スレッシュホールドレベルのばらつく領域


Vin3 Hレベル判別領域











THIS PAGE BLANK (USPTO)